Le schéma retenu :
Le point de départ du design est d'utiliser un nouveau FET appairé, sorti dernièrement par Texas Instrument et dont les caractéristiques de matching sont actuellement les meilleures du marché : le JRE2140. Il est facile à se procurer, d'un prix tout à fait raisonnable (environ 5€) et disponible en version SOIC. Je l'ai déjà utilisé dans d'autre design d'amplification, c'est plutôt très bon.
Le point de départ du design et d'utiliser le bon appairage entre les deux FET pour un fonctionnement en compensation de l'étage d'entrée (dont la fonction soustraction de la boucle de rétroaction). Les FET sont montés ici pour avoir sur la plage d'utilisation prévue :
- un Vds identique en statique et en dynamique
- un Id identique en statique, et quasi identique en dynamique
- un dissipation thermique identique en statique et quasi identique en dynamique
Ce qui apporte quelque gains intéressants :
- Offset de sortie indépendant de la température
- Distorsion thermique de l'étage d'entrée autocompensée et indépendant de la température
- Distorsion harmonique très faible
La compensation en fréquence est une simple capacité Miller sur M1. Aucun réseau de compensation n'est nécessaire en sortie (sur le papier bien-sûr, on verra bien sur le proto)
C'est prévu pour fonctionner en Classe A : dissipation de 1.5A*42V = ~65W par canal pour 20W en pure classe A dans 5 ohms.
Ca fonctionne aussi en classe AB avec une transition assez douce
La suite avec les mesures au simulateur
Le point de départ du design est d'utiliser un nouveau FET appairé, sorti dernièrement par Texas Instrument et dont les caractéristiques de matching sont actuellement les meilleures du marché : le JRE2140. Il est facile à se procurer, d'un prix tout à fait raisonnable (environ 5€) et disponible en version SOIC. Je l'ai déjà utilisé dans d'autre design d'amplification, c'est plutôt très bon.
Le point de départ du design et d'utiliser le bon appairage entre les deux FET pour un fonctionnement en compensation de l'étage d'entrée (dont la fonction soustraction de la boucle de rétroaction). Les FET sont montés ici pour avoir sur la plage d'utilisation prévue :
- un Vds identique en statique et en dynamique
- un Id identique en statique, et quasi identique en dynamique
- un dissipation thermique identique en statique et quasi identique en dynamique
Ce qui apporte quelque gains intéressants :
- Offset de sortie indépendant de la température
- Distorsion thermique de l'étage d'entrée autocompensée et indépendant de la température
- Distorsion harmonique très faible
La compensation en fréquence est une simple capacité Miller sur M1. Aucun réseau de compensation n'est nécessaire en sortie (sur le papier bien-sûr, on verra bien sur le proto)
C'est prévu pour fonctionner en Classe A : dissipation de 1.5A*42V = ~65W par canal pour 20W en pure classe A dans 5 ohms.
Ca fonctionne aussi en classe AB avec une transition assez douce
La suite avec les mesures au simulateur