dac ALLO - tentative de revue

[jsilvestre]

Une fois qu'on a dit ceci, ton schéma représente un signal analogique, et des points sur ce signal analogique qui représentent les instants d'échantillonnage. On n'est donc pas sur le signal numérique, mais sur le signal échantillonné.
Maintenant, ajoute à ton schéma la quantification : le signal analogique représenté sous la forme des échantillons numériques. Il va apparaître alors sous la forme classique des marches d'escalier. Et maintenant, sur ces marches d'escalier, tu fais varier les instants d'échantillonnages.

Bonsoir Xavier,

effectivement le petit dessin précédent représente l'effet du jitter dans un ADC et non dans un DAC. Je l'avais trouvé simple à interpréter mais j'avais raté ce fait. Désolé pour la confusion.
Néanmoins il n'en est pas faux pour autant.
J'ai fait un nouveau petit dessin, cette fois adapté a un DAC, avec les marches d'escalier qui te manquaient tout en essayant de rester simple et lisible.

   

Du coup c'est plus compliqué, il y a 3 courbes correspondant à un échantillon arrivé trop tôt, arrivé dans le temps et arrivé trop tard.

Parfois il n'y a aucune erreur (puisqu'on reste sur le plat de la marche d'escalier), parfois il y a une erreur d'un pas de quantification (on passe à la marche précédente ou suivante).
Avec cette simple réflexion, tu vois que l'erreur générée dépend non seulement du jitter d'horloge, mais aussi du pas de quantification, et que la lois permettant de définir cette erreur n'est pas directe. Il faut passer par la loi de distribution du jitter d'échantillonnage (gaussienne s'il est de type blanc, loi de poisson pour une PLL numérique) et la loi de distribution du bruit de quantification.

La j'ai un peu de mal à suivre, je ne vois pas ce que le pas de quantification vient faire dans l'histoire?
En restant dans le domaine temporel plus simple à appréhender intuitivement l'erreur générée par le jitter est de la forme:

E = J * 2*pi * F
avec:
J = amplitude du jitter
F = Fréquence du signal

Joël