Bonjour Joel,

Oui j'ai fait des mesures en utilisant des transistors différents un peu partout.

- Paire de NPN du bas : BC550B (Beta de 300) et BC560C (beta de 560)
- Paire PNP du haut : BC560C et BC557C
- Paire de JFET : 2SK241GR et 2SK241Y (modèles différents)

Résultat :
- Disto : H2 passe 0.0005% à 0.001%, H3 quasi inchangé,
- Bande passante : identique
- Slew rate : toujours 20ns, même forme sans accident
- réplication points de polarisation : même superposition à un petit décalage près.
- Distorsion thermique : même neutralisation
- offset : +150mV

la seul vraie victime c'est l'offset. Mais justement l'appairage doit être fait sur ce critère.

Autre simulation avec deux FET totalement différents : BF247C et 2SK241GR. H2 encore plus élevée (0.004%) et offset de 0.7V, mais là on est vraiment dans un cas bien pire que la dispersion dans le réel.

Donc circuit assez bien tolérant à la dispersion des composants.

En utilisant des transistors double appairés on doit obtenir un circuit très performant. Par exemple LSK489 pour les FET et SSM pour les bi-polaires.

Ce circuit va être la brique de base de mon DAC-Préampli-filtre deux voies. Etude de l'alim en cours et PCB à l'unité prévu pour construire différentes architectures câblées en l'air.
Jacques

Bonjour Jacques,

Je reconnais un circuit de Taylor autour de J1 avec Q2-R2, Q4-R5, et Q1-R4, ce dernier transistor jouant le rôle de source de courant modulé.

http://www.tubecad.com/2004/blog0023.htm

Est-ce que le circuit démarre tout seul à la mise sous tension ?

Bonjour forr et tous,

Et oui, un n-ième variation autour de ce circuit génial !
Le demi-circuit de droite n'a qu'un but : piloter de manière dynamique la consigne de courant de ce circuit de Taylor pour contrer la distorsion thermique de J1 et fixer l'offset de sortie à 0V.

Normalement oui. Je l'est simulé avec et sans l'option de calcul initial de la polarisation à T=0.

Bonjour à tous,
Pour faire suite à ma dernière proposition de circuit contrant la distorsion thermique par compensation entre deux transistors identiques, j'ai réalisé une implémentation concrète avec les régulations d'alim intégrées sur le circuit :



Ca va servir de brique de base pour un PLLXO et une sortie de DAC R2R.

J'ai réalisé quelques mesures à l'oscillo avec une charge de 10K en sortie. Sortie sur canal A, géné sur Canal B et courbe violette = A-B.

Sinus 2V 1kHz :


Carré 2V 1KHz :


Sinus 2V 500KHz:


Suivi d'un signal rapide (temps de montée à l'entrée : 200ns)


Je vais essayer de faire des mesures de comparaison des points de polarisation et de puissance dissipée instantanée entre les deux FET. A la simulation j'obtiens des différences inférieures à 1mW à pleine échelle.

Jacques